From: 8064986673

To: 00215712738300

Page: 48/56

Date: 2005/8/2 下午 01:56:52

Searching PAJ

第1頁,共1頁

Cite No.3

PATENT ABSTRACTS OF JAPAN

· (11)Publication number :

2003-075870

(43) Date of publication of application: 12.03.2003

(51)Int.CI.

G02F 1/1368 G09F 9/30 HO1L 21/336 HO1L 29/786

(21)Application number : 2001-271080

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

06.09.2001


(72)Inventor: YOSHIHASHI HIDEO

(54) PLANE DISPLAY DEVICE AND ITS MANUFACTURING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a plane display device which is increased in yield by suppressing voltage dependency.

SOLUTION: The power consumption can be reduced by lowering a driving voltage by injecting impurities selectively to a lower electrode 38 of a semiconductor of an auxiliary capacitor 24 so as to have the same density as that of the source area 32 and drain area 33 of a thin film transistor 23. After a resist mask for the injection of impurities into the lower electrode 38 is peeled by plasma ashing, dilute hydrofluoric acid processing for removing a damage layer formed in the surface of a 1st insulating film 41 is carried out and then a gate insulating film part 43 in the 1st insulating film 41 has no damage, so the thin film transistor 23 has no characteristic deterioration. On the 1st insulating film 41, a 2nd insulating film 42 is laminated and formed and even if a pinhole is formed in the 1st insulating film 41 during dilute hydrofluoric acid processing, a short circuit can be prevented between a gate electrode 34 of the gate insulating film part 43 and a channel area 35 of a semiconductor layer 31 or in a dielectric part 45.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C): 1998,2003 Japan Patent Office

From: 8064986673

To: 00215712738300

Page: 49/56

Date: 2005/8/2 下午 01:56:53

第1頁,共1頁

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(II)特許出顧公問各号 特開2003-75870

(P2003-75870A)

(43)公開日 平成16年3月12日(2003.3.12)

(51) Int.CL'		概划記号	FI		4	j-73~j*(参考)
G02F	1/1368		GO2F	1/1368		2H092
G09F	9/30	3 3 8	G09F	9/30	338	5 C 0 9 4
HOIL	21/336		HOIL	29/78	617V	5 F 1 1 0
	29/786				617U	

密査請求 未請求 競求導の数3 〇L (全8 円)

		智在初深	不能不	國界項の数3	OL	〈全	8	ED)
(21)出顯番号	特殊2001-271080(P2001-271080)	(71)出願人	000003076 株式会社)				- 10 ^	
(22)出籍日	平成13年9月6日(2001.9.6)	(72) 発明者	東京都港区芝浦一丁目1卷1号 音					株式
		(74)代理人	100062764		外1名)			


最終質に続く

(54) 【発明の名称】 平面表示装置およびその製造方法

(57)【要約】

【課題】 電圧依存性の抑制され歩留りが向上した平面 表示装置を提供する。

【解決手段】 補助容置24の半導体の下部電極38に選択的に薄膜トランジスタ23のソース領域32をよびドレイン領域33と臨等しい濃度に不純物を注入することにより、駆動電圧を下げて消費電力を低下できる。下部電極38への不純物の注入の際のレジストマスクをプラズマアッシングして剥離した後に、第1の絶縁膜41の裏面に入ったダメージ庫を除去する帝フッ酸処理をすることにより、第1の絶縁膜41中のゲート絶縁膜部43にダメージがないため薄膜トランジスタ23の特性劣化は発生しない。第1の絶縁膜41上に、第2の絶縁膜42を積層して成膜していることにより、希ファ酸処理の際に第1の絶縁膜41にピンホールができた場合でも、ゲート絶縁膜部43のゲート



| 注意性 | ロック エーショル | 2 1. ショル |

From: 8064986673 To: 00215712738300 Page: 50/56 Date: 2005/8/2 下午 01:56:53

第1頁,共1頁

(2)

特開2003-75870

【特許請求の範囲】

【請求項1】 基板と、この基板上に形成された複数の 薄膜トランジスタと、この薄膜トランジスタに接続さ れ、マトリクス状に配置された複数の表示素子と、前記 哀示素子に電気的に接続された補助容量用半導体層と、 前記補助容置用半導体層上に形成された絶縁層と、前記 絶縁層上に形成された金属電極とを備え、

1

前記補助容置用半導体層。前記絶縁層、および前記金属 電極とにより補助容量を構成する平面表示基礎におい *

前記薄膜トランジスタは、チャネル領域と、このチャネ ル領域を挟み不維物がそれぞれ往入されたソース領域お よびドレイン領域とを有する半導体層を備え、前記補助 容置用半導体層は前記灣膜トランジスタの前記ソース領 域およびドレイン領域と略等しい濃度の不純物が注入さ れ.

前記絶縁層は、不絶物が所定議度往入された第1の絶縁 膜と、真性な状態あるいは簡配所定態度より低い幾度の 不確物が注入された第2の絶縁順とが積層されてなると とを特徴とする平面表示装置。

【請求項2】 第2の絶練膜は第1の絶縁膜よりも膜厚 が厚いことを特徴とする鯖水項1記載の平面表示装置。 【譜求項3】 毎板上に、薄膜トランジスタの半導体層 と、補助容量用半導体層とを同時に形成する工程と、 前記孫限トランジスタの半導体圏および前記補助容費用 半導体層を覆うように第1の絶縁膜を形成する工程と、 前記碑膜トランジスタのチャネル領域となる部分を寝 い。簡記薄膜トランジスタのソース領域、ドレイン領 域、および前記補助容費用半導体圏の全面を露出する形 状のレジストマスクを顔記第1の絶縁膜上に形成するエ 30 程と.

前記レジストマスクを介して、前記薄膜トランジスタの ソース領域、ドレイン領域、および前記補助容量用半導 体層の全面に不絶物を注入する工程と、

朝記レジストマスクを除去する工程と、

前記第1の絶縁鏡を洗浄する工程と.

前記第1の絶縁發上に第2の絶縁膜を形成する工程と、 前記第2の絶縁膜上に、金属層を成膜し、この金属層を パターニングして、前記薄膜トランジスタのゲート電 極。および補助容置用半導体層に対向する金層電極を形 成する工程とを具備するととを特徴とする平面表示装置 の製造方法。

【異明の詳細な説明】

[0001]

【発明の居する技術分野】本発明は、 薄膜トランジスタ

が知られている。また、との液晶表示装置のうち、マト リクス状に配設された画素に対応して藻膜トランジスタ が設けられたアクティブマトリクス型がある。そして、 このアクティブマトリクス型の液晶表示装置は、画素に 対応して設けられた薄膜トランジスタのスイッチング的 作によってそれぞれの画素に任意の電位を書き込み、名 画素の光透過率を制御して画面表示するもので、表示信 性が優れている。近年は、固定に信位を書き込むための 薄膜トランジスタだけでなく、これら薄膜トランジスタ 10 を駆動する駆動回路も同一の基板上に形成されているも のもある。

【0003】この駆動回路が設けられている液晶表示患 置では、低消費電力化が羨望されている。一方、固素に 対応して記述保持用の薄膜コンデンサが設けられてお り、低消費電力化にはこの薄膜コンデンサの動作電圧を 低くすることが有効であるが、現状用いている薄膜コン デンサは電極の一方に不確物をドービングしていないオ リンリコンを用いるMOS(Metal Oxide Semiconducto r)型であり、容量を形成するためには高電圧をかける 20 必要があって関作電圧は低下できない。

【OOO4】また、このようなMOS型の薄膜コンデン サの電圧を低下させるには、一方の電極を形成するボル シリコンに高遠度の不絶物を注入し、その特性を金階の ようにすることが知られている。そして、この薄膜コン デンサの一方の電極を形成するポリシリコンに高速度の 不純物を注入した機造のコンデンサを作成するために は、不掩的イオンを注入する部分を閉口したレジストで スクを用いてイオンドーピング装置により、薄膜コンテ ンサの一方の電極と一般的に同層のポリシリコン層に登 けられている薄膜トランジスタのソース鎖螺、ドレイン 領域と、漠膜コンデンサの一方の電極にのみ選択的に不 純物を注入している。この場合、レジストマスクは薄脂 トランジスタの半導体層上あるいは半導体層上に形成さ れるゲート組織膜上に形成されるため、半導体圏とゲー ト絶縁膜との間もしくはゲート絶縁襞とゲート電極との 間で、レジストマスクの量布および剥削をするととにも る.

[0005]

【発明が解決しようとする課題】しかしながら、半導は 46 隠とゲート絶練膜との闘もしくはゲート絶縁膜とゲート **弯極との間のいずれも、薄膜トランジスタの特性を左**を する領域であるため、プロセスによるダメージは必要量 低限に図めなければならない。一方、イオンドービング のマスクとして用いたレジストマスクは、注入された。 オンによるダメージにより表面が硬化しており、高エネ

シトッド等時って、デンチスタマミア高島二体壁もトッドネの は、七次作法(サイニマッシ用)、ストニノマッシング装置 PAGE 38/44 * RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-5/0 * DNIS:2738300 * CSID:8084986873 * DURATION (mm-ss):47-02 ノグ装置

From: 8064986673 To: 00215712738300 Page: 51/56 Date: 2005/8/2 下午 01:56:53

第1頁,共1頁

(3)

特関2003-75870

る。

【0006】また、ドライアッシングの際のダメージは 表面にのみ発生するので、薄膜トランジスタの特性のみ を考えれば、ダメージを受けた膜表面のみをレジストマ スクを剝離した後に帯フッ酸で洗浄すれば特性は回復す る。

【0007】ところが、脅フッ酸で洗浄すると、ゲート 酸化漿にパーティクルが乗っていたり、弱い部分があっ たりした場合に、ピンホールが発生して、ゲート電極上 発生して歩留を低下するおそれがある問題を有してい る.

【0008】本発明は、上記問題点に鑑みなされたもの で、電圧依存性の抑制され多図りが向上された平面表示 袋園およびその製造方法を提供するととを目的とする。 [00009]

【課題を解決するための手段】本発明は、基板と、この 基板上に形成された複数の薄膜トランジスタと、この薄 膜トランジスタに接続され、マトリクス状に配置された 複数の表示素子と、前記表示素子に電気的に接続された。20 補助容置用半導体層と、前記補助容量用半導体層上に形 成された絶縁層と、前記絶縁層上に形成された金属電極 とを備え、前記補助容置用半導体層、前記絶縁層、およ び前記金層電極とにより補助容置を構成する平面表示装 置において、前記薄膜トランジスタは、チャネル領域 と、このチャネル領域を挟み不絶物がそれぞれ注入され たソース領域およびドレイン領域とを有する半導体層を 僧え、前記稿助容置用半導体層は前記薄膜トランジスタ の前記ソース領域およびドレイン領域と略等しい設度の 不純物が注入され、前型絶線層は、不純物が所定違度注 30 入された第1の絶縁膜と、真性な状態あるいは前記所定 議度より低い機度の不純物が注入された第2の絶縁膜と が積層されてなるもので、薄膜コンデンサを形成する箱 助容量用半導体層に不純物が薄膜トランジスタのソース 領域およびドレイン領域と略等しい幾度の注入されてい るため、駆動電圧を下げて消費電力を低下させることが でき、製造工程中に第1の絶縁膜にピンポールなどが生 じても、第1の絶縁膜上に第2の絶縁膜を形成している ため薄膜トランジスタのゲート電極および活性圏のチャ ネル領域間は第2の絶縁膜で絶縁し薄膜トランジスタの 49 特性劣化を回避でき、歩留りの低下を生じない。

【0010】また、本発明は、基板上に、薄膜トランジ スタの半導体層と、宿助容量用半導体層とを同時に形成 する工程と、前配薄膜トランジスタの半導体層および前 記補助容費用半導体層を覆うように第1の絶縁膜を形成

トランジスタのソース領域、ドレイン領域、および前回 補助容費用半導体層の全面に不純物を注入する工程と、 前記レジストマスクを除去する工程と、前記第1の絶縁 膜を洗浄する工程と、前記第1の絶緯膜上に第2の絶縁 膜を形成する工程と、前配第2の絶繰膜上に、金属層を 成験し、この金属層をパターニングして、前記薄膜トラ ンジスタのゲート湾極、および浦助容量用半導体層に対 向する金属電極を形成する工程とを具備するもので、農 膜コンデンザの補助容置用半導体層に薄膜トランジスタ に形成されるゲート電極と半導体圏との間にショートが 10 のソース領域およびドレイン領域と同様に不秘物を注入 できるため、駆動医圧を下げて消費電力を低下させると とができるとともに、レジストマスクを第1の絶縁膜上 に形成し、このレジストマスクを剥削する際に第1の※ 縁襞にピンホールなどが生じても、レジストマスクを腎 去した後に第1の絶縁膜上に第2の絶縁膜を形成するた め、薄膜トランジスタのゲート電極および半導体層の3 ャネル領域間は第2の絶縁膜で絶縁し蕣膜トランジスタ

[0011]

【発明の実施の形態】以下、本発明の平面表示鉄置の一 実殖の形態のアクティブマトリクス型の液晶表示装置を 図面を参照して説明する。

の特性劣化を回避でき、歩留りの低下を生じない。

【0012】図1に示すように、平面表示装置としての 液晶表示装置11は、マトリクスアレイ套板12に対向基準 13が対向して設けられ、これらマトリクスアレイ基板1 および対向基板1間に光変調層として液晶層14が挽待さ れて形成されている。

【0013】まず、マトリクスアレイ基板12は、透明な ガラスなどの絶録性基板21上に酸化シリコン(Si

〇。)の膜厚50nmのアンダーコート層22が形成さ れ、このアンダーコート層22上に、スイッチング素子と してのたとえばN型薄膜トランジスタで構成される面積 用の薄膜トランジスタ(Thin Falm Transistor)23、 ま よび、MOS(Metal Oxide Segiconductor)型の薄膜 コンデンサとしての補助容量24が形成されている。

【0014】そして、薄膜トランジスタ23は、アンダー コート層22上に膜厚50mmの多結晶シリコンの半導は 層31分形成され、この半導体層31には所定濃度の不純化 を含むソース領域32およびドレイン領域33が形成され、 上方に位置するゲート弯便3%に自己整合的に対応する位 置に、所定濃度より低い濃度の不純物を含むかもしくに 真性な状態であるチャネル領域35が形成され、チャネル 領域356よびソース領域32間にLDD (Lightly Doped Drann) 領域36が形成され、チャネル領域35およびドレ イン領域35間にLDD領域37がそれぞれ形成されてい

(4)

特別2003-75870

5

に含まれる不純物とほぼ同等の濃度の不純物を全体に含んだ多結晶シリコンの半導体層により形成されている。 【0016】また、薄膜トランジスタ23の半導体層打起よび補助容置24の下部電極38上には、絶縁層40が形成され、この絶縁層40は酸化シリコンの膜厚70nmの第1の絶縁膜41およびこの第1の絶縁膜41より不純物濃度が低い同様に膜厚65nmの第2の絶縁膜42が積層されて形成されている。

【0017】 このように、第1の絶縁膜和には不純物が 高速度に注入されているためゲッタリング作用を育し、 ガラス中に含まれるナトリウム (Na) などの不純物の 拡散を防止できる。

【りり18】また、耐圧に影響するゲート管極34もしくは補助容量24の金属管極としての上部電極44の直下の第2の絶縁膜収は、LDD領域36,37形成の際の不純物注入時にゲート電極34もしくは上部電極44がマスクとなるため、実質的に不純物を含まない、つまり真性な状態とすることでき、耐圧低下を抑制できる。

【りり19】さらに、ゲート電極34は第1の絶縁膜41もよび第2の絶縁膜42を介したチャネル領域35上に、膜厚 263りのnmのモリブデンタングステン (MoW) 合金で形成され、このゲート電極34は図示しない走査線の長手方向に直交する方向に突出して形成され、この走査線は後数本平行に設けられている。モレて、第1の絶縁膜41もよび第2の絶縁膜42のゲート電極34およびチャネル領域35間は、ゲート絶縁膜部43として機能する。

【0020】また、第1の絶縁膜也および第2の絶縁膜 2を介した下部電極38上にはゲート電板34と同様に膜障 300nmのモリブデンタングステン合金の上部電極44 が形成され、この上部電極44は、図示しない走査線と平 30 行な長手状で、補助容量配線として行毎に連続して形成 されている。そして、第1の絶縁膜41および第2の絶縁 膜42の上部電極44および下部電極35間は、誘電体部45と して機能する。

【0021】さらに、薄膜トランジスタ23のゲート電極34および補助容量24の上部電極44上には、膜厚400nmの酸化シリコンの層間絶縁膜45が形成されている。

【0022】また、結助容量24の上方の原間絶練膜46上にはマトリクス状に表示素子を形成する順厚100nmのITO (Indium Tin Oxide) の画素電極47が形成され 40 ている。

【0023】さらに、層間絶縁膜45および第1の絶縁膜45および第2の絶縁膜42を質通し、薄膜トランジスタ23のソース質域32に達するコンタクトホール48およびドレイン領域33に達するコンタクトホール49がそれぞれ穿設

一体に設けられ、この信号線は走査線および補助容置面 線となる上部電極44と直交する方向に複数本設けられている。したがって、信号線および走査線のそれぞれの交 点に薄膜トランジスタ23が配置されている。

【0025】また、コンタクトホール49にはドレイン領域35および画素電極47を互いに接続する膜厚600ngでアルミニウムなどの単体または滑層膜あるいは合金層のドレイン電極52が設けられている。

【0026】さらに、これらソース電極51、ドレイン資極52および極素電極47を含む層間絶縁膜46上には、膜馬400nmで窒化シリコン(SiN。)のパッシベーション膜53が形成され、このパッシベーション膜53には産素電極47を露出する関口54が形成されている。

【0027】また、画家電優47を含むバッシベーション膜53上には、低温キュア型のポリイミドを印刷塗布してラビング処理された配向膜55%形成されている。

【0028】一方、対向基板13は、透明なガラスなどの 絶縁性基板61上に薄膜トランジスタ23の上方に位置して、この薄膜トランジスタ23への光を遮光するとともに ブラックマトリクスとして機能する格子状または、ストライプ状の遮光膜62が形成され、この遮光膜62を壊として 64が形成され、これらカラーフィルタ64上には幾厚10 0 n mの1 TOの対向電極59が形成され、この対向電格 65上にはラビング処理された配向膜56が形成されている。

【0029】そして、マトリクスアレイ基板12およびた向基板13の周囲には図示しない対止付か配設され、マトリクスアレイ基板12および対向基板13の間には液晶層1が対止されて検持され、マトリクスアレイ基板12および対向基板13のそれぞれの外表面には図示しない偏光板が貼着されている。

【1)030】次に、液晶表示装置11の製造方法について設明する。

【0031】まず、図2に示すように、絶縁性差板21上にプラズマCVD(Plasma Chemical Vapor Deposition)法により、酸化シリコンのアンダーコート層22および非晶質シリコン薄膜を50nm程度の膜厚で積層して成膜し、この非晶質シリコン薄膜をエキシマレーザなどによるレーザアニール法で加熱、結晶化させてポリシリコンである多結晶シリコン薄膜力を形成する。

【10032】とこで、多結晶シリコン薄膜71の全面に、 ボロンなどのP型不純物をドープしてもよい。

【りり33】次化、図3化示すように、多結晶シリコン 薄膜力をパターニングし薄膜トランジスタ23の半導体属 対点複数容量34の下部容疑35などになる地分のみを強し

主動でした。 PAGE 40/44 * RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-5/0 * DNIS:2738300 * CSID:8064986673 * DURATION (mm-ss):47-02

第1頁,共1頁

(5)

する。

特別2003-75870

8

リコンの第1の維縁膜42を70nmの幾厚で成膜する。 【10035】また、第1の絶縁膜40の全面にフォトレジ スト層を形成し、このフォトレジスト層をフォトエッチ ングにより、図5に示すように、薄膜トランジスタ23の 半導体層31のソース顕戦32およびドレイン顕城33以外の 部分にレジストマスクアを選択的に形成する。薄膜トラ ンジスタ23のソース領域32およびドレイン領域33に不純 物を注入するとともに、補助容量2400下部弯極38となる 部分を低低抗化するように不絶動を控入させる。

ク72を介して、補助容費24の下部電極38、薄膜トランジ スタ23の半導体層31のソース領域32およびドレイン領域 33にリン(P)などのN型不純物を高途度、たとえば加 速電圧50keV、ドーズ型1.0E15cm-2で注 入する。

【0037】また、図7に示すように、レジストマスク 72をプラズマアッシング法により剥削する。 なお、この プラズマアッシング法により第1の絶義層41の表面にダ メージが発生しダメージ層73が生じてしまう。

【1)038】そして、図8に示すように、第1の絶縁膜 26 41の表面のダメージ層73を、たとえばり、3%の番ファ 酸で15秒洗浄する希フッ酸処理により除去する。

【0039】次に、図9に示すように、第1の絶縁腺性 の表面全体に、プラズマCVD法により第2の絶縁膜42 となる酸化シリコンを65mmの順厚で形成する。

【0040】また、図10に示すように、第2の絶縁膜 42上の全面にスパッタ法によりモリブデンタングステン 台金膜74を300mm程度の腹厚で接着する。

【り041】そして、図11に示すように、モリブデン タングステン合金膜74をフォトリングラフィ工程により 30 所定の形状にパターニングし、半導体層31の上方でこの 半導体層 31のソース領域 32 および ドレイン領域 33となる 部分よりそれぞれやや内側に位置して薄膜トランジスタ 23のゲート電極34、および、下部電便38の上方でとの下 部電極38よりやや大きめに上部電極44を形成し、他の部 分を除去する。

【0042】この後、図12に示すよろに、薄膜トラン ジスタ23のゲート管権34をマスクとしてリンなどのN型 不純物を低濃度でたとえば加速電圧80keV.ドーズ 置3 E 1 3 c m⁻² で注入し、薄膜トランジスタ23のL DD領域35,37を形成するとともに、チャネル領域35を ゲート電極34に自己整合させて形成し、アニール処理し て注入した不確物を活性化させる。

【0043】次化、図13化示すように、これら藤原ト ランジスタ23のゲート電極348よび補助容置24の上部電

【①①44】続いて、層関絶縁膜46. 第1の絶縁膜41歳 よび第2の絶縁膜42にフォトエッチング法により、薄脂 トランジスタ23のソース領域32に達するコンタクトホー ル48および薄膜トランジスタ23のドレイン領域33に達す

るコンタクトホール49を開孔する。

【10045】次化、層間絶縁膜46上およびコンタクトオ 一年48. 49内にスパッタリング法によりアルミニウムな どの単体または積層膜あるいは合金膜を400nmの順 【0036】たとえば図6に示すように、レジストマス 16 厚で核者し、フォトエッチング法により所定の形状にと ターニングし、藤驤トランジスタ23のソース電極51、ソ ース電径51に一体の信号線およびドレイン電径57を形成 する.

> 【0046】さらに、薄膜トランジスタ23のソース電格 51、ソース管極51に一体の信号線およびドレイン電極5: および画景電極47を含む層間絶縁膜46上にプラズマCV D法により適化シリコンのバッシベーション膜53を膜屋 400nmで成膜する。そして、フォトエッチング法に より画素写極47の上方に開口54を形成する。

【0047】次に、図1に示すように、固葉電極47を含 むバッシベーション膜53上に配向膜55を形成し、マトリ クスアレイ基数12を形成する。

【0048】そして、このマトリクスアレイ基板12にタン 向益板13を間隙を介して対向させてセル化し、これらっ トリクスアレイ整板12と対向基板13の間隙に液晶を注入 し対止して液晶層14を形成する。

【0049】そして、マトリクスアレイ基板12および気 向益級13の外表面に図示しない儒光板を貼り付けること により、液晶表示装置血を形成する。

【0050】上記実施の形態によれば、繪助容量24の下 部電極38に選択的に薄膜トランジスタ23のソース領域3. およびドレイン領域33と略等しい高速度に不絶物が注入 されていることにより、駆動電圧を下げて消費電力を包 下できる。

【0051】また、下部電極38への不純物の注入の段の レジストマスク22をプラズマアッシングして剝離した後 に、第1の船繰り41の表面に入ったダメージ層73を除去 する器フラ酸処理をすることにより、第1の絶縁膜41年 のゲート組録膜部43にダメージがないため薄膜トランシ スタ23の特性劣化は発生しない。さらに、第1の絶縁限 41上に、第2の絶縁膜42が積層して成膜されていること により、希フッ酸処理の際に第1の絶練膜41にピンホー ルができた場合でも、第2の絶縁膜42によってゲートを 縁膜部43のゲート電悟34と半導体層31のチャネル領域3 との間もしくは、誘電体部45でショートを防止できるた

福祉を全か割りの過録間からに ブライヤクトリカ学を図 め 保留の作者を知動やさ 2 また 留すの旅録路47に PAGE 41/44 * RCVD AT 8/2/2005 2:01:23 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-5/0 * DNIS:2738300 * CSID:8064986873 * DURATION (mm-ss):47-02年略47に

To: 00215712738300

Page: 54/56

Date: 2005/8/2 下午 01:56:55

第1頁,共1頁

(5)

特閱2003-75870

り蕣躓トランジスタ23の特性変動を抑制することができ る。一方、単に、絶縁層40に不純物を注入しただけでは 絶縁競判の絶縁性を低下を生ずることがあるが、実質的 に不純物を含まない第2の絶縁膜収を積層するため、絶 縁膜40の絶縁性の低下を抑制できる。

【0052】そして、上記実施の形態では、半導体圏31 の多絡晶シリコン薄膜をレーザアニール法により作成し たが、非晶質シリコンを固相成長させて形成しても良 Ļs.

【10053】また、ゲート電極34などの電極および信号 10 7の次の製造工程を示す断面図である。 緩などにはスパッタリング法によって作成した金属環膜 を用い、アルミニウムもしくはその合金薄膜を用いた が、導電性のある物質ならば何でもよく、不純物添加し たシリコン薄膜を用いても良い。

【0054】さらに、注入する不純物にリンを用いたN 型半導体装置のN型薄膜トランジスタを囲いて説明した が、P型学導体鉄置にも適用できる。

【0055】またさらに、展開経縁競46にはプラズマC VD法により作成した酸化漿の酸化シリコンを用いた が、熱CVD法あるいはスパッタリング法で形成しても 29 図12の次の製造工程を示す断面図である。 よく、酸化膜だけでなく絶縁性を有する膜ならば何でも 使用できる。

【0058】上途の実施の形態では一例として液晶表示 鉄麗を用いて説明したが、これに限定されず、対向する 電極間に光変調響として発光層を増えた表示素子を、マ トリクス状に配置してなる例えば有機EL表示装置等の 自己発光型表示装置にも適用することができる。

[0057]

【発明の効果】本発明は、電圧依存性を抑制し歩留りを 向上できる。

【図面の簡単な説明】

【図1】本発明の一実施の形態の液晶表示接臘を示す断 面図である。

【図2】 同上液晶表示装置のマトリクスアレイ華飯の一 製造工程を示す断面図である。

【図3】 岡上波晶表示装置のマトリクスアレイ基板の図 2の次の製造工程を示す断面図である。

*【図4】同上液晶底示装置のマトリクスアレイ草板の図 3の次の製造工程を示す断面図である。

【図5】同上液晶表示装置のマトリクスアレイ基板の優 4の次の製造工程を示す断面図である。

【図6】同上遊晶表示装置のマトリクスアレイ苗板の区 5の次の製造工程を示す断面図である。

【図?】同上液晶表示装置のマトリクスアレイ基板の図 6の次の製造工程を示す断面図である。

【図8】 同上液晶表示装置のマトリクスアレイ基板の区

【図9】同上波晶表示英國のマトリクスアレイ華板の区 8の次の製造工程を示す断面図である。

【図10】岡上液晶裏示装置のマトリクスアレイ芸板の 図9の次の製造工程を示す断面図である。

【図11】 同上液晶泉示鉄圏のマトリタスアレイ基板の 図10の次の製造工程を示す断面図である。

【図12】同上液晶表示装置のマトリクスアレイ基板の 図11の次の製造工程を示す断面図である。

【図13】同上滋晶表示装置のマトリクスアレイ整板の

【符号の説明】

- 平面表示鈍置としての液晶表示装置 11
- 絕緣性華板 21
- 薄膜トランジスタ
- 龍助容量
- 未输伸图
- ソース領域
- ドレイン領域 33
- ゲート電極
- チャネル領域 **30** 35
 - 補助容量用半導体層としての下部電極 38
 - 絕緣周
 - 第1の絶縁膜 41
 - 第2の絶縁膜 47
 - 金属電極としての上部電極
 - 表示素子を形成する國素電極
 - レジストマスク 72

【図2】

[図3]



From: 8064986673 To: 00215712738300


Page: 55/56 Date: 2005/8/2 下午 01:56:55

第1頁,共1頁


(7)

特開2003-75870


[図1]









[図5]



【図6】



[図?]



[図8]



[國9]


From: 8064986673 To: 00215712738300

Page: 56/56 Date: 2005/8/2 下午 01:56:55

第1頁,共1頁

(8)

特開2003-75870



フロントページの続き

Fターム(参考) 2H092 JA24 JB56 JB63 JB66 MA07 MA15 MA17 MA22 MA27 MA13 NAIG NA29 5CG94 AA22 AA23 AA42 AA43 BA03 BA43 CA19 DA15 EA04 EA07 FB15 CB1G 5F110 AA12 8801 CC02 DD02 DD13 EE06 EE09 EE44 FF02 FF07 FF09 FF30 FF36 GG02 GG13 GG25 GG32 GG35 H301 H313 HJ23 HL03 HL23 HA15 NN02 NNO3 MNO4 NNO3 NNO24 NNO34

NN35 NN72 NN73 PP03

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects	in the images include but are not limited to the items checked:
□ ві	ACK BORDERS
	AGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FA	DED TEXT OR DRAWING
□ ві	URRED OR ILLEGIBLE TEXT OR DRAWING
	EWED/SLANTED IMAGES
C	LOR OR BLACK AND WHITE PHOTOGRAPHS
	AY SCALE DOCUMENTS
	NES OR MARKS ON ORIGINAL DOCUMENT
R	FERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.